二 十进制优先编码器74LS147学习multisim源文件

可以进行十进制的加、减、乘法。实现简单的计算

通过VHDL，实现10位带使能计数器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10

Decimal addition and subtraction counter

提供verilog设计十进制计数器源代码及测试代码。

Attachment - decimal counter

十进制编译器

这个Scratch项目能够将二进制数转换为十进制数。非常实用，欢迎分享，并请注明原作者。除此之外，我们还有其他热门、有趣的Scratch项目，请确保关注我们的原创内容，并点赞收藏。想要使用我们的转换器

双4选1数据选择器74LS153实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。

　　74LS138的逻辑功能　　三个译码输入端(又称地址输入端)A2、A1、A0，八个译码输出端 ，以及三个控制端(又称使能端) 、 、 。　　、 ， 是译码器的控制输入端，当 = 1、 + = 0

该项目(双转换)为IEEE double提供了二进制十进制和十进制二进制例程。 该库包含从V8 JavaScript引擎中提取的高效转换例程。 该代码已经过重构和改进,因此可以在其他项目中更轻松地使用