单片机与DSP中的降低高速DSP系统设计中的电源噪声

具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。结果,增加了噪声源数。现在,高端DSP的时钟率(1GHz)和速度(500MHz)产生可观的谐波,这些是由于PCB线迹的作用如同天线所致。由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。为了降低电源噪声,对于高速DSP系统设计人员来讲,识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。本文说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。降低交扰交扰是一个重要的噪声源。在高速系统中,信号地通路依赖于工作频率。对于低速信号(<10MHz),电流经过最小电阻地通路(最短通路)返回