本文在讨论传统时钟设计面临的难点的基础上,引入了一种数模混合的高集成度的时钟系统芯片-Lattice ispClock Manager 5500系列。通过该芯片可以完成时钟的小数分频、倍频、移相、输入与输出多I/O标准的匹配与驱动、输出偏斜的灵活调整、时钟摆幅和上升斜率的调整、JTAG在线系统编程等功能。 时钟是所有电子系统的心脏,其性能和稳定性直接决定着整个系统的性能。在数字系统中,一般推荐同步设计方案,时钟的沿驱动系统中的寄存器和其它相关器件。传统的数字时钟系统由晶振(OSC)、频率合成器(FS)或频率时序发生器(FTG)、时钟缓冲器等基本元器件构成,如图1所示。 晶振用于