FPGA Sparta3E USART Verilog程序
这是经验证的USART的Verilog程序,对于需要的同学可以学习一下。
文件列表
uart(Verilog).zip
(预估有个11文件)
serial_interface.v
4KB
xmit_rcv_control.v
12KB
uart_top.v
3KB
tester.v
6KB
control_operation.v
3KB
clock_divider.v
2KB
status_registers.v
2KB
cpu_interface.v
2KB
uart_tb.v
1KB
address_decode.v
1KB
暂无评论