DDR3 MIG XILINX FPGA Verilog代码封装为fifo,使用便捷,主要用于大数据缓冲,已广泛应用于多个项目。
暂无评论
制作了一个可以同时读写2GB内存的大型FIFO,并提供了代码和测试文档。
在DDR2称雄市场一年半之后,新一代的内存技术——DDR3替代DDR2内存的历史进程正式开始。作为DDR(DoubleDataRate)类型DRAM内存的第三代产品,DDR3在PC领域几乎没有挑战者,
对于DDR3的只要工作机制做了一个简单的介绍,附带DDR3及LPDDR3协议的一些截图。
值得参考,思想不错fifo_verilog.rar4.01KB,下载次数:134,下载积分:资产-2信元,下载支出2信元基于VerilogHDL的异步FIFO设计与实现.pdf669.83KB,下载次
自己编写的一个fifo的verilog代码
在实际编写verilog中,常常会用到FIFO,而FIFO的使用可以直接调用软件自带的存在模块,也可以编写源代码,这里是同步FIFO的Verilog源代码供大家使用。
速度在不断飙升!AMD的AM2接口 K8架构处理器引入最高DDR2 800的支持,而Intel也在7月23日发布了万众期待的Conroe处理器并进行史上规模最大的"恐怖袭击";电脑
verilog描述的fifo,适合初学者学习~~~~~~~~~~
Xilinx FIFO 测试
使用紫光平台,黑金板卡实现功能,绝对超值划得来,试验全部说明以及解释算法等基础实践部分,划得来啊啊啊啊啊啊啊!!!!
暂无评论