暂无评论
基于VHDL语言的交通灯设计，有复位信号，绿灯到红灯有黄灯过度，红灯到绿灯没有黄灯。
基于VHDL语言的EDA秒表作业设计，包括分频、秒表主体和数码管显示译码器，附有工程文件和管脚信息（EDA大作业西电02105143）
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
包括七个ppt，详细讲解了VHDL语言及其程序设计；介绍了EDA；讲述了max+plus2软件的使用。
基于Quartus II的数字钟设计 内含整个工程
基于VHDL语言的贪吃蛇设计，点阵实现蛇的移动，数码管记录显示分数，游戏有时间设定
根据以上对于多功能数字钟的功能的描述，可以将整个的电路设计分为以下几个模块： 分频模块：由于实验电路板上所能提供的只有1Khz和6Mhz的信号，而本设计过 程的即时以及跑表模块需要1hz、100hz和
基于VHDL语言基于基于VHDL语言的电子琴设计VHDL语言的电子琴设计的电子琴设计
实验4：用VHDL语言设计组合逻辑电路（熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体，然后例化此1位全加器4次，创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-
时钟功能：完成分／时的正确计数并显示，由于数码管数目的限制，用发光二极管提示秒；闹钟定时：可设置一组闹钟，并可在需要时将其关闭，利用二极管的发光代替扬声器的发声；时钟校时：可以分别对分／时钟进行调整；
暂无评论