暂无评论
本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。
用VHDL语言编写的数字分频器，已经过Quartus 5.0仿真调试。
反反复反复反复反反复复反反复复放风筝
分频器普通分频占空比为50%的奇数分频以及VHDL程序
verilog编写的偶数分频器
数字分频器的设计，包括VerilogHDL设计实现，以及仿真波形
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽位1秒的输入信号脉冲计数允许信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一次测频计数周期做准备的计数器清零信号。这3个信号由测
数控分频器的设计杭州电子科技大学数控分频器的设计
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成果的可修改性和可移植性都较差。基于VHDL的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他
基于FPGA的通用分频器设计，张小琴，陈适，分频器是数字系统设计中的基本电路，在同一个设计中有时要求多种形式的分频，如偶数分频、奇数分频、半整数分频等；有时要求等占
暂无评论