分频器的设计及其vhdl程序

直接可仿真运行，也可直接烧，六段数码显示管显示，用于频率测试

verilog的奇数倍,偶数倍分频器程序,想从基础开始学习的同学可以分享。

奇数分频器，计数器位宽设置为6位，最高可设置63分频。通过更改计数器位宽和分频系数可以达到设计所需的频率

verilog编写的偶数分频器，占空比为50%,系本人初学FPGA实践

内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植

采用硬件描述语言设计的 2.5 倍分频器，同时保证占空比 50%

eda课程分频器实验程序，VHDL代码编写，偶数分频和奇数分频

本软件是专为佳讯/KASUN开发的一款分频器推荐软件。使用本软件你只需要输入你要配置音箱的扬声器数量，阻抗，功率等参数和要求，即可以为您推荐出适合的分频器。软件操作简单明了，专业发烧友和入门人士均宜。

FPGA中实现通用分频器的方法包含奇偶和小数分频

用EPM3064A写的分频器程序，程序用VHDL语言编写，包含与ATMEGE64的通信。。。