暂无评论
内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植
在CLK输入750KHZ的频率信号；输出FOUT接蜂鸣器，由KEY2/KEY3控制输入8位预置数并在数码管1~2上显示。
采用硬件描述语言设计的 2.5 倍分频器，同时保证占空比 50%
eda课程分频器实验程序，VHDL代码编写，偶数分频和奇数分频
奇数分频器，计数器位宽设置为6位，最高可设置63分频。通过更改计数器位宽和分频系数可以达到设计所需的频率
分频器源代码，FPGA基础的东西，经过整理的东西，值得下载的喔！
本软件是专为佳讯/KASUN开发的一款分频器推荐软件。使用本软件你只需要输入你要配置音箱的扬声器数量，阻抗，功率等参数和要求，即可以为您推荐出适合的分频器。软件操作简单明了，专业发烧友和入门人士均宜。
FPGA中实现通用分频器的方法包含奇偶和小数分频
用EPM3064A写的分频器程序，程序用VHDL语言编写，包含与ATMEGE64的通信。。。
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等,需要各种不同频率的信号协同工作,常用的方法是以稳定度高的晶体振荡器为主振源,通过变换得到所需要的各种
暂无评论