基于VHDL合成的方法与经验

VHDL的经典经验。相当的不错，一个多年开发FPGA的工程师自己的记录，适用于ALTERA,XILINX,LATTICE等FPGA的开发。希望对大家有用。

VHDL入门.解惑.经典实例.经验总结].黄任.扫描版.zip.002

摘要:FIFO经常应用于从一个时钟域传输数据到另一个异步时钟域。为解决异步FIFO设计过程中空满标志判断难以及FPGA亚稳态的问题,提出一种新颖的设计方案,即利用格雷码计数器(每次时钟到来仅有1位发生

基于VHDL的循迹小车设计,自己写的程序,经过实物验证,可以正反转通过直角弯道。

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位

此文档主要收集的是一些基于FPGA的VHDL描述的一些比较常用的实例，每个实例都有相应的时序仿真图和RTL图

VHDL Quartus 计数器 秒表 完整程序及仿真文件

本人写的VHDL秒表的代码，全部模块化，格式简介明了

基于VHDL的FPGA串口通信 验证实现和PC机进行基本的串口通信的功能

VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术.本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方