Riscv 32位CPU采用SystemVerilog编写，支持RV32I指令集，实现了数据前递、CSR寄存器和中断控制器。通过Dhrystone测试，验证其可靠性。此外，支持2bit饱和分支预测。资源消耗情况详见附图。

包含以下内容：

1. RV32五级流水线CPU代码

2. 可选的AXI4总线接口代码

3. 五级流水线CPU详细说明文档，适合新手学习。