（9）错误标志 DMA传输过程中的错误标志是由外设标记的，在传输过程中，外设在AHB总线上产生一个错误响应，并直接将错误标志标记出来。在当前的传输结束后，DMA控制器自动禁止DMA流，此时也会产生一个错误条件并向CPU发送中断信号。这个中断可以被屏蔽。

（10）通道硬件 GPDMA含有2个硬件通道，每个通道都是独立的，包含独立的源和目标控制器、FIFO。这就比只带有一个硬件通道（该通道由几个DMA流共用）的DMA控制器具有更快的响应速度，而且简化了控制逻辑。你是否想了解更多关于多通道ADC采样DMA传输的细节？点击这里。

（11）DMA请求优先级 DMA通道的优先级固定。DMA通道0的优先级最高，DMA通道7的优先级最低。当DMA传输通道7的数据时，通道0变得有效，则它将先传输完通道7FIFO中的数据，然后再传输通道0的数据。最差情况下通道0需要等待4字长的时间。建议：存储器到存储器的传输使用优先级最低的通道。有关DMA传输系统的详细介绍，可以参见这个链接。

（12）中断的产生 DMA将所有中断相“或”后，在连接到中断控制器。

31.4.2 DMA系统连接

（1）DMA请求信号 外设利用DMA请求信号来请求数据传输。DMA请求信号指示需要的是一个单次数据传输还是突发数据传输。可用的DMA请求信号有：

  • DMACBREQ[15:0]—突发请求信号。这些信号使能已编程的突发长度的数据的传输。

  • DMACSREQ[15:0]—单次传输请求信号。这些信号使能一个单次数据传输。DMA控制器实现与外设之间的单次传输。

  • DMACLBREQ[15:0]—最后一个突发请求信号。

  • DMACLSREQ[15:0]—最后一个单次传输请求信号。需要注意的是该器件的外设不支持“最后”类型的请求，大多数外设不支持单次请求和突发请求。

（2）DMA响应信号 指示DMA请求信号启动的传输是否已经结束。响应信号也可以用来指示一个完整的数据包是否已经完成传输。DMA控制器的响应信号有：

  • DMACCLR[15:0]－DMA清除或应答信号。DMA控制器利用DMACCLR信号来响应外设的DMA请求。

想了解更多关于DMA多通道配置的信息？点击这里！

这样，您不仅可以获得更多信息，还能直观了解具体的实现方式，是不是很方便呢？