表4.34时钟输出配置寄存器位描述

位符号 | 值 | 描述 | 复位值

---|---|---|---

3:0 | CLKOUTSEL | 选择CLKOUT功能的时钟源

0000 | 选择CPU时钟作为CLKOUT的时钟源 | -

0001 | 选择主振荡器作为CLKOUT的时钟源 | -

0010 | 选择内部RC振荡器作为CLKOUT的时钟源（默认） | -

0011 | 选择USB时钟作为CLKOUT的时钟源 | -

0100 | 选择RTC振荡器作为CLKOUT的时钟源 | -

其它 | 保留，不使用这些设置 | 0

7:4 | CLKOUTDIV | 分频值为输出时钟的整数值减1

0000 | 时钟经过1分频 | 0

0001 | 时钟经过2分频 | -

0010 | 时钟经过3分频 | -

… | 时钟经过16分频 | -

8 | CLKOUT_EN | CLKOUT使能控制，允许切换CLKOUT源而不受干扰。清零该位在下一个下降沿停止CLKOUT。置位该位使能CLKOUT | 0

9 | CLKOUT_ACT | CLKOUT有效指示。当CLKOUT使能时读为1，当CLKOUT禁止时读为0。通过CLKOUT_EN位进行该操作，并且时钟已停止 | 0

31:10 | - | 保留，用户软件不应向其写入。从保留位读出的值未定义 | NA

在实际应用中，选择适合的时钟源和分频配置对于系统性能至关重要。用FPGA实现高频时钟的分频和多路输出中详细讨论了如何通过FPGA实现高频时钟的精确分频。想知道如何在不同场景中优化时钟源选择？可以参考分频时钟模块的实现方法。

时钟使能和有效指示的控制同样重要，尤其是在需要动态切换时钟源时。您可以通过Verilog时钟分频和mpll寄存器配置时钟信号来了解更多技术细节。

掌握这些技巧，不仅能提升系统稳定性，还能让您的设计更加灵活和高效。