CMOS工艺制成的ASIC电路在太空中应用时，在辐射效应的影响下可能导致数据出错，影响整个系统的可靠性。在ASIC电路的抗辐射设计时，最关注的是时钟（CLK）驱动电路受辐射效应的影响。为此，文章分析了深亚微米工艺条件下CLK电路受到单粒子瞬态扰动效应（SET）的影响，为消除SET效应对CLK电路的扰动提出了四种加固方案，且分别介绍了四种方案的加固原理。通过对四种方案的抗辐射性能进行比较，得出在对ASIC时钟电路加固时，需要考虑功耗、延时等因素而采用不同策略。此工作为以后研制抗辐射ASIC电路提供了良好的借鉴和基础。