为Verilog、VHDL或者AHDL设计，FPGA视频教程get起来
图形设计输入使用Quartus模块编辑器，全功能原理图设计能力。建立原理图设计的步骤，利用库功能（模块）画出原理图。逻辑门、触发器、引脚以及其他基元，Altera宏功能和LPM。为Verilog、VHDL或者AHDL设计文件建立符号，使用走线和总线连接所有模块。
图形设计输入使用Quartus模块编辑器，全功能原理图设计能力。建立原理图设计的步骤，利用库功能（模块）画出原理图。逻辑门、触发器、引脚以及其他基元，Altera宏功能和LPM。为Verilog、VHDL或者AHDL设计文件建立符号，使用走线和总线连接所有模块。