组合逻辑器

数电实验中的实验三利用MSI设计组合逻辑电路

实验目的1.掌握proteus软件仿真调试的方法，并用之设计相关门电路；2.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法；3.掌握用MSI设计的组合逻辑电路的方法。

内含电路原理图，实验步骤，实验结果和实验分析

High-order lane detection code (logical combination strategy to be reviewed)

组合逻辑的控制单元的实现代码VHDL

在数字电路中,重要的莫过于组合逻辑电路设计,本资源详细的描述了组合逻辑电路中的一些问题。

详细描述PLD器件件毛刺的产生及消除方法，浅显易懂

数字电子技术基础组合逻辑电路.ppt

基于vhdl的时序逻辑,组合逻辑,及数据类型转化的程序 寄存器,计数器,锁存器,比较器,收发器,译码器,选择器,编码器,表决器,加法器,译码器,总线,二进制到bcd码格雷码的转换,无符号到整型的转化,

08中规模组合逻辑分析与设计.ppt