# Uartlite中断
Zynq在FreeRTOS下使用Uartlite实现中断处理
如何在Zynq芯片上使用FreeRTOS操作系统，并通过Uartlite模块实现中断处理的示例。首先，我们对Zynq平台和Fre
xilinxaxi_uartlite资料
用于zynq的嵌入式部分的基于axi的串口
axi_uartlite_ds74125.zip
在SOC的搭建过程中，CPU通过AMBA规范的AHB-lite总线通过控制模块和外部设备进行数据的交互，这里用Verilog描述
pg142axi uartlite.pdf
Xilinx官方UART的IP文档
使用Xilinx ISE演示MicroBlaze AXI UARTLITE
以下是一个基于Xilinx ISE的MicroBlaze AXI UARTLITE演示示例，展示如何使用AXI UARTLITE
XILINX ISE axi_uartlite IP核修改
修改版中增加了接收缓存中的字节计数寄存器(数据范围0~15字节),增加接收到指定字节数时产生中断(设置范围0~15字节),增加在
中断和系统中断
中断可分为三类，第一类是由CPU外部引起的，称作中断，如I/O中断、时钟中断、控制台中断等。第二类是来自CPU的内部事件或程序执
中断大全资料中断号中断功能中断参数
所有中断的详细描述，包括各种中断的中断号，功能，参数等。
中断实验外中断0
本程序实现按下中断INT0按钮，LED点做加计数。
dsp中断实例练习中断
这是我自己收集的一些实例，主要用于练习dsp的中断请求的