# Verilog单周期CPU代码
Verilog单周期CPU
自己设计的单周期CPU,可以直接运行查看结果。
Verilog单周期CPU
Verilog单周期CPU设计能通过仿真相关测试文件已经放在压缩包
单周期CPU的Verilog设计代码
Verilog design code for single-cycle CPU
单周期CPU verilog编写
verilog语言编写的单周期CPU，QuartusII平台运行。
单周期CPU设计verilog
单周期CPU设计verilog，课程设计
verilog单周期CPU设计
支持指令集为：{addu,subu,ori,lw,sw,beq,lui,jal,jr,nop,sll,j,lh,sh}。处理器为
单周期CPU的Verilog实现
单周期CPU，实现了lw，sw，add，sub，slt，jmp指令
Verilog单周期cpu的设计
Verilog 单周期cpu的设计
Verilog实现的单周期CPU代码及图解
该CPU代码基于Verilog语言实现，共包含18条指令，可以实现add, addu, addiu, sub, slt, and
单周期CPU设计与Verilog实现
单周期的整个项目，在电脑上安装vivado即可添加项目，我个人使用的是15版的。另外需要看波形图的，点击仿真，调节相关参数即可