jyh107632

EDA管脚分配表

EDA管脚的配置方法 十分重要 嗯嗯

基于EDA的半加器设计

加法器是构成算术运算器的基本单元,有来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。 按照二进制加法运算规则可以列出如表1-1所示的半加器真值表。其中A、B是两个加数，S是相加的和，CO是相加高位的进位。

基于EDA硬件乐曲自动演奏电路设计

图1《梁祝》中化蝶部分简谱组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的2个基本要素，首先让我们来了解音符与频率的关系。乐曲的12平均率规定：每2个八度音(如简谱中的中音1与高音1)之间的频率相差1倍。在2个八度音之间，又可分为12个半音，每2个半音的频率比为。另外，音符A(简谱

基于EDA的ADC0809的采样控制电路实现

Implementation of Sampling Control Circuit Based on EDA ADC0809

基于EDA七段数码显示译码器设计

Design of EDP Seven-segment Digital Display Decoder

基于EDA的4位十进制频率计原理与设计

Principle and design of 4-digit decimal frequency meter based on EDA

基于EDA的硬件电子琴电路设计

PC机，操作系统为Windows2000/XP，本课程所用系统均为WindowsXP（下同），QuartusII5.1设计平台，GW48系列SOPC/EDA实验开发系统。三、实验原理1、主系统由3个模块组成，其内部有两个功能模块（如图6-1所示）：SPEAKER.VHD（附录6-1）和TONE.VH

基于EDA设计D触发器设计

1.HDB3编码解码原理HDB3码：三阶高密度双极性码。HDB3码与二进制序列的关系：(1)二进制信号序列中的“0”码在HDB3码中仍编为“0”码，二进制信号中“1”码，在HDB3码中应交替地成+1和-1码，但序列中出现四个连“0”码时应按特殊规律编码（引入传号交替反转码的“破坏点”V码）；(2)二

基于EDA数控分频器的设计

数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，附录5-1的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。

基于EDA的用状态机实现序列检测器的设计

、实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 2、实验仪器：PC机，操作系统为Windows2000/xp, Quartus II 5.1 设计平台，GW48系列SOPE/EDA实验开发系统。 3、实验原理：序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检