基于EDA的4位十进制频率计原理与设计

根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作准备的计数器清0信号。这3个信号可

详细讲述了4位十进制频率机的设计以及应用，很有帮助对学习VHDL

该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。本文以Quartus II软件为设计平台，采用VHDL语言实现数字频率计的整体设计。

使用VHDL语言设计的八位十进制频率计,可用EP4CE115F29C7芯片进行仿真,具有2分频,50K分频,100k分频的功能,通过两个拨码开关进行选择

输入一个频率，在数码管上显示，并且是十进制显示。一班是用试验箱上内部脉冲，

适用于EDA方面的课程设计，做的比较差，有什么不明白的提问，希望对你有用

内涵word和ppt

用VHDL语言设计四位十进制频率计，本人用的是QUARTUS9.1版本的，如用5.1版本是打不开的

VHDL语言写的十进制频率计数器==============================libraryieee;useieee.std_logic_1164.all;useieee.std_log

十进制频率计FPGA程序，verilog代码，比赛时使用没有问题，通过测试