maple_leaf_sunior

在MAX加PLUS II中采用LPM图元设计一个416译码器采用基本门电路设计一个一位的全加器

1.在图形编辑器中采用LPM图元设计一个4-16译码器,以decoder16.gdf命名保存。将器件设定为EPM7128LC84-6。输入D、C、B、A绑定到10,11,12,13管脚,输出Y0....Y15按顺序绑定到60至75管脚。进行波形仿真,验证功能正确。分析节点A到节点y15的最短延时。

VFP课程设计附源码

利用Visual Foxpro 6.0设计一个学生成绩管理系统 （附源代码）

MATLAB课程设计附源码

MATLAB课程设计：十进制数与二进制十六进制数之间的转换（附源代码，保证程序正常运行）

在MAX加PLUSII中设计一个半加器和或门4－16译码器和4位向量乘法器

1.利用文本编辑器和VHDL语言设计一个半加器和或门，将其定义成Symbol图元，在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中，接入输入电平信号和输出LED显示器，通电验证并抄写其真值表。2.利用VHDL语言设计一个4－16译码器，下载后实现。3.利用VHDL语言设计

基于AutoCAD2007的工作椅的设计

设计一个工作椅，渲染的最终三维立体装配图及三维立体零件图，要求至少有三个以上零件的装配。

在MAX加PLUS II中使用图形编辑器设计一个3位的十进制加法计数器使用VHDL语言设计一个D触发器

1.在图形编辑器中设计一个3位的十进制加法计数器，以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真，验证功能正确。分析此电路的最高计数频率。 2.修改这个计数器的归