16位乘法器设计,详细verilog代码