VHDL语言设计（7，4）汉明码

自己修改过后的一个线性分组码，这里是汉明码，有详细的代码注释。另外还有自己做的一个ppt

数据通信检测码，用VS2013编写的窗体程序，分别用于CRC码的生成与检验，汉明码的生成与检验。

4-16译码器VHDL语言设计，libraryieee;useieee.std_logic_1164.all;entitycjg4_16isport(DATA:instd_logic_vector(3

用vhdl实现给定指令的处理器的设计，可以直接下载到硬件实现测试

16位模型机设计，采用微程序编写，有多种寻址方式，多个寄存器，内存单元，设计数据通路，根据数据通路编写。

目前用的最广泛的最流行的电路设计语言,这是VHDl的自学教程

实现 1、用VHDL语言设计没有清零、置位和使能控制的D触发器。 2、选做：用VHDL语言设计有清零、只为控制的JK触发器。 3、限做：用VHDL语言编写一个二-十进制同步计数器，用按键k7作为输入脉

里面含有大量VHDL设计的实例,帮助认识和学习VHDL宝贵资料

基于（8,4）汉明码的前向纠错通信系统 毕业论文全套：代码 论文 英文文献 讲述PPT

基于Cyclone,通过verilog语言实现8位数据转16位的汉明码。