拔河游戏verilog代码（FPGA）

利用fpga采集视频图像，通过saa7113采集回放通过saa7120

FPGA massive program code VHDL and verilog

FPGA DS18B20 Verilog code.txt

DDS时钟采用FPGA实现的基本代码，采用QuartusII13进行编译，输出12位，输出为正弦波。内附ModelsimSE调试代码，仿真通过

LCD display neilog code based on FPGA cyclone II

双线性插值算法的FPGA实现，Verilog代码，分享给大家一起学习！

提供 Altera 和 Xilinx 工程代码、Verilog 测试平台、仿真激励文件，代码已在电路板验证。

使用FPGA实现对SRAM的读写控制的Verilog代码

SPI verilog代码,已通过仿真与FPGA验证。可以集成在FPGA里面,迅速开发成品。 兄弟差积分,就顺手上传了一些项目资料。

1、基于Intel FPGA,采用状态机编写UART收发模块(带FIFO) 2、代码实现功能:从串口调试助手发送任意长度、格式数据给FPGA,然后FPGA再把接收到的数据回传给串口调试助手。