锁相环和锁频环在数字Costas环中的应用

全数字锁相环的verilog源代码

基于FPGA的数字锁相环设计.pdf

包括dpll.cppdpll.hdpll_main.cppdriver.cppdriver.h,其中dpll.cpp、dpll.h定义和实现了DPLL的全部功能，driver.cpp、driver.h

用于无线通信的可快速锁定的数字锁相环结构

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件fpga于以实现。

数字锁相环的设计与实现.doc PLL

针对扩频通信系统的载波同步,提出一套完善的数字锁相环设计方案. 该方案利用新颖的可控根法完成1～3阶模拟锁相环(APLL)环路参数设计,并实现从模拟域到数字域的转换,得到的数字锁相环(DPLL)的环路

系统讲述了用FPGA实现全数字锁相环(ADPLL)的原理、方法、实现流程

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字系统设计，以及对其性能进行分析和计算机仿真的具体方法。该方法采用综合仿真来对数字锁相环进行输入设计、

目前,数字锁相环广泛应用于通信、航天等领域。针对具体的应用,数字锁相环可以用于载波跟踪,相位提取等。本设计就是以载波回复环为依托进行的数字锁相环设计。