基于vhdl数字钟

盘偏激AT89C51数字钟的PCB原文件

数字钟仿真

数字钟实验仿真用于数字电子技术开发也是相当有帮助的

数字钟的电路原理图，电路工作原理，制作方法。

基于eda技术 数字时钟 可调时,设定闹钟,整点报时,有分频模块

中国矿业大学徐海学院信息10-1 非常全面的阐述了数字钟的应用及原理描述

1.实现 FPGA 对八位动态数码管的控制，使其能够正常工作； 2.应用八位数码管作为显示器件设计一个简单数字钟

这是vhdl语言编写的数字钟的实现，使用的是alteracyclone4的芯片，简单易懂

基于VHDL语言的数字钟设计的EDA实验报告 采用的是顶层文件设计理念 共分为5个模块：分频模块 计时模块 选择模块 控制模块 动态扫描模块

数字逻辑课程设计VHDL多功能数字钟这个数字钟是我根据我老师的设计自己改编的，内部结构变化挺大的，功能也比较全。1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。2、设计精度要求为1秒