数字系统的VHDL设计(江国强 编)

EDA课程设计用，带程序源码，带仿真图等。

数字逻辑课程设计报告，实现多功能数字钟的设计，功能：计时,并且可以24小时制和12小时制转换，闹钟，整点报时，秒表。文档内包含代码，硬件连线图，仿真波形图，心得体会等。

Design digital clock with VHDL

eda课设各分模块及顶层文件！提供个参考希望对各位学习eda有帮助！

具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能。

VHDL数字电路设计教程,很完整的文档，有目录树，排版整齐，字体清晰，讲解准确详细

这个数字钟有定时，校准，模拟钟摆和报时功能，程序经过实验验证

数字逻辑设计与VHDL描述：数字逻辑的相关讲解以及Vhdl语言的基本语法及例题

数字时钟设计，是VHDL语言写的，绝对和运行》这是我的上机考试做的

基于VHDL的数字秒表设计,包含源代码，实验图，设计流图