用于EDA分频的实现,并且运用verilog语句进行描述，可实现任意分频（包括奇数和偶数分频）。