verilog hdl synthesis a practical primer(chap12)

使用VerilogHDL语言实现的异步FIFO，代码量小，易理解。

完成的任务是通过编程实现对4X4矩阵键盘按下键的键值的读取，并在数码管上完成一定功能（如移动等）的显示。按键盘的定义，按下“*”键则在数码管是显示“E”键值。按下“#”键在数码管上显示“F”键值。其它

1.VerilogHDL入门教程、2.VerilogHDL数字设计与综合(第二版)、3.Verilog数字系统设计教程(第二版)夏宇闻

设计与验证-VerilogHDL

基于FPGA实现的DDS信号发生器。使用VerilogHDL实现，包含书名文档

West Jiaotong University verilog HDL courseware

Verilog Hdl硬件描述语言，的ADC0809接口程序。

VerilogHDL语法着色文件，使了一下，可以用，推荐给大家

这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能

erilogHDL的经典教材夏宇闻比较详细对初学者很有用