FPGA外部测频 源代码

基于等周期的测频模块 包括1602显示 在板子上调是通过（EP2Q208C8）

电子-外部时钟测频.zip,单片机/嵌入式STM32-F0/F1/F2

用VHDL语言写的测量信号频率的程序，测频的精度很高，可以达到10（-6）精度

本程序用Verilog语言在FPGA上实现了等精度测频，精度极高

STM32外部时钟模式1测频

本测频系统中采用的测频原理是相检宽带测频技术。在频率测量中，设标频信号为f0，被测信号为fX，则f0=A·fC，fX=B·fC，A、B是两个互素的正整数，称fC为f0和fX的最大公因子频率fmaxc，

基于stm32和FPGA测频测相程序，在液晶上显示，自己用的

通过驻体式麦克风采集声音，然后经过放大电路放大，滤波电路进行滤波，然后通过整形电路输出方波，再通过单片机计算频率，得出声音的频率。最终显示屏显示频率。

基于FPGA的多普勒测频系统设计.pdf

基于FPGA的等精度测频，时钟频率clk为25MHz,时间门槛为1s,f为被测频率，测试时用155MHz.my_uart_tx.v与speed_setting.v为非原创，为特权同学配套书籍，仅作学习