基于VHDL语言的8位RISCCPU的设计

VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术.本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方

基于VHDL的数字闹钟设计 随着EDA技术的发展和应用领域的扩大与深入EDA技术在电子信息、通信、自动 控制及计算机应用领域的重要性日益突出。EDA技术就是以计算机为工具设计者在EDA 软件平台上

该设计是基于VHDL的两部三层电梯联动控制系统设计，采用quartus软件编写，描述了最简单的情形，但可扩展性好，可以轻易的改写为其他类型的电梯系统。

小车左右各一个传感器，针对不同情况小车会做出相应动作。经过实物测试，完全可用！

Digital clock design based on vhdl

用VHDL语言的流水灯，共有8个状态，用数码管显示

基于vhdl的流水灯设计，小实验，可以当例子用！

WilliamStallings的计算机结构中的CPU设计，体现微指令与微操作思想。可以实现四则运算，分支跳转，逻辑运算等常见功能。包含各个模块的VHDL文件，总元件图，实验报告(Chinglish.

基于Verilog语言设计的电路。基于Verilog设计一个8位全加器,这个8位全加器是基于4位全加器设计的,也是32位全加器的组成部分

本设是基于vhdl语言来描述的电子时钟，并且带有闹钟和置数功能。