verilog_咖啡机顶层模块
verilog_咖啡机顶层模块代码,需与其他模块配合使用
用户评论
推荐下载
-
uart通信模块verilog代码.zip
uart通信模块verilog代码
12 2020-12-22 -
在verilog中调用VHDL模块
习惯了自己发现一些小问题,既然发现了,就记下来吧,不然又要忘了,这是多么悲痛的领悟。
11 2020-09-25 -
01.verilog基础模块.pdf
本文主要介绍verilog基础模块,夯实基础,对深入学习FPGA会有很大帮助,包括常用数据类型、运算符、组合逻辑等语法的基础入门知识。
4 2020-08-21 -
fpg_verilog串口发送模块
fpg_verilog串口发送模块硬件测试通过可与PC机正常通信稳定可靠
13 2020-05-31 -
Verilog模块概念和实例化
模块(module)是verilog最基本的概念,是v设计中的基本单元,每个v设计的系统中都由若干module组成。在做模块划分时,通常会出现这种情形:某个大的模块中包含了一个或多个功能子模块。ver
10 2020-08-30 -
Verilog任意整数分频模块
Verilog语言编写的整数分频模块，只需调节分频数和分频位宽即可。
26 2019-03-15 -
verilog实现的RAM模块程序
此程序用verilog编写的RAM模块，各种端口信号都有，已经通过仿真验证。
56 2019-05-15 -
DDR2SDRAM verilog模块
DDR2SDRAM的软件模块源代码，主要用于DDR2SDRAM控制器的仿真，以及外部存储的仿真
29 2019-07-27 -
串口接收模块的verilog设计
UART(即UniversalAsynchronousReceiverTransmitter)是数据通信及控制中广泛使用的一种全双工串行数据传输协议。本设计基于FPGA器件实现对UART的波特率产生器
28 2019-05-07 -
verilog实现并串转换模块
模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出***本模块为RTL可综合模块，已通过综合后门级网表仿真
21 2019-05-13
暂无评论