EDA/PLD中的帧同步系统的FPGA设计与实现
用户评论
推荐下载
-
EDA PLD中的基于FPGA的三相正弦DDS的设计与实现
摘要:利用FPGA芯片及D/A转换器,采用直接数字频率合成(DDS)技术,设计并实现了相位、频率可控的三相正弦信号发生器。正弦调制波的产生采用查表法,仅将1/4周期的正弦波数据存入ROM中,减少了系统
23 2020-11-10 -
EDA PLD中的基于FPGA的卷积编译码器的设计与实现
摘要:为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE
6 2020-11-06 -
EDA PLD中的采用FPGA IP实现DDR的读写控制的设计与验证
摘要: 本文采用LatticeXP系列FPGA结合IP解决DDR RAM的读写控制。并且在硬件上面进行了实际测试。关键词: 嵌入式系统;DDR RAM;FPGA;IP;LattcieXP 前言
4 2020-12-17 -
EDA PLD中的基于FPGA的RISC微处理器的设计与实现
20世纪80年代初兴起的RISC技术一直是计算机发展的主流,RISC微处理器的一些基本理论则是计算机领域的重要基础常识,但具体实现仍有难度。电子设计自动化(Electronic Design Auto
21 2020-12-12 -
EDA PLD中的基于FPGA的高速数字锁相环的设计与实现
摘 要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。关键词:
13 2020-12-12 -
EDA PLD中的基于FPGA的等精度频率计的设计与实现
摘 要:利用等精度测量原理,通过FPGA运用VHDL编程设计一个数字式频率计,精度范围在DC~100 MHz,给出实现代码和仿真波形。设计具有较高的实用性和可靠性。 关键词:FPGA;等精度
4 2020-12-13 -
EDA PLD中的基于FPGA的判决反馈均衡器的设计与实现
1. 引言 在移动通信和高速无线数据通信中,多径效应和信道带宽的有限性以及信道特性的不完善性导致数据传输时不可避免的产生码间干扰,成为影响通信质量的主要因素,而信道的均衡技术可以消除码间干扰和
21 2020-12-13 -
EDA PLD中的利用Freeze技术的FPGA实现低功耗设计
由于更严格的功耗限制、规范和标准要求,系统设计师现在比什么时候都关注功耗问题。对于下一代的设计,功耗预算通常得到稳定的控制,或者降低,但却增加了更多的特性和处理能力需求。通常,尽管产品特性和性能需求不
20 2020-12-23 -
EDA PLD中的基于FPGA的VGA时序彩条信号设计实现
0 引 言 利用现场可编程逻辑器件产生VGA时序信号和彩条图像信号,并将其作为信号源,应用于电视机或计算机等彩色显示器的电路开发,方便彩色显示器驱动控制电路的调试。计算机显示器的显示有许多标准,常
20 2020-11-11 -
EDA PLD中的FPGA架构的功耗
减少FPGA的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构,也需要有能驾驭架构组件的良好设计规范
28 2020-11-06
暂无评论