EDA/PLD中的EDA中的数据装载器ZZQ的设计
用户评论
推荐下载
-
EDA PLD中的低电压PLD FPGA的供电设计
由于半导体制造工艺的原因,低电压器件的成本比传统5V器件更低,性能更优,加上多数器件的I/O脚可以兼容5v/3.3v TTL电平,可以直接使用在原有系统中,所以各大半导体公司都将3.3v,2.5v等低
19 2020-12-13 -
EDA PLD中的降低FPGA功耗的设计
使用这些设计技巧和ISE功能分析工具来控制功耗 新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的
17 2020-12-31 -
EDA PLD中的CPLD的PSK系统设计
1 引言 现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向[5]。从模拟调制到数字调制,从二进制发展到多进制调制,虽然调制方式多种多
27 2020-12-07 -
EDA PLD中的DDS的FPGA实现设计
根据图1,并假定相位控制字为0,这时DDS的核心部分相位累加器的FPGA的设计可分为如下几个模块:相位累加器SUM99、相位寄存器REG1、正弦查找表ROM和输出数据寄存器REG2,其内部组成框图如图
31 2020-11-17 -
EDA PLD中的逻辑器件的同步设计
在设计逻辑和电路时,经常会遇到这样的问题。即采用普通集成电路实现的设计移植到FPGA/CPLD逻辑器件时,其设计无法正常运行。另外,有些设计己经在逻辑器件申实现或通过了仿真测试。但经过重新布线设计后,
23 2020-11-17 -
EDA PLD中的XMD软件的调试设计
XMD(Xilinx Microprocessor Debugger)可以加快软件程序的调试,它可以调试一块实际的硬件板上的程序或在ISS(指令仿真器)上运行的程序`设计的调试模型如下图所示。 X
16 2020-11-18 -
EDA PLD中的SDRAM接口的VHDL设计
RAM(随机存取存储器 是一种在电子系统中应用广泛的器件,通常用于数据和程序的缓存。随着半导体工业的发展,RAM获得了飞速的发展,从RAM、DRAM(Dynamic RAM,即动态RAM)发展到SD
24 2020-11-22 -
EDA PLD中的异步FIFO的VHDL设计
FIFO (先进先出队列)是一种在电子系统得到广泛应用的器件,通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包
17 2020-11-26 -
EDA PLD中的EDA技术在数字系统设计分析中的应用
随着电子工程与计算机科学(EECS)的迅猛发展,数字电路系统的发展也十分迅速。电子器件在最近几十年经历了从小规模集成电路(SSI)、中规模集成电路(MSI)到大规模集成电路(LSI)以至超大规模集成电
33 2020-11-26 -
EDA PLD中的时序后析器
时序分析器Timing Analyzer是用来对设计进行时序分析的工具,也可以用来合看已有的时序报告,用户可以通过时序分析了解到约束满足或没有满足的原因,时序分析器的主要功能如下. (l)针对时
19 2020-11-17
暂无评论