Verilog实现算术逻辑单元alu
算术逻辑单元(Arithmetic&logical Unit)是中央处理器(CPU)的执行单元,是所有中央处理器的核心组成部分,由"And Gate"(与门) 和"Or Gate"(或门)构成的算术逻辑单元,主要功能是进行二位元的算术运算,如加减乘(不包括整数除法)。基本上,在所有现代CPU体系结构中,二进制都以补码的形式来表示。
用户评论
推荐下载
-
计算机算术逻辑运算部件实验报告
Computer arithmetic logic operation component
20 2019-06-27 -
AES Verilog实现
AES加密,Verilog实现.可以自己仿真下.很不错.
38 2019-08-17 -
verilog实现分频
verilog实现分频,该模块通过修改参数可以输出一定频率的信号,
22 2019-09-06 -
Verilog实现串口
在FPGA上用Verilog语言实现异步串口。包含源代码。
28 2019-01-15 -
verilog实现秒表
基于FPGA实现秒表,8位数码管实现,verilog代码,已下载实现
26 2019-04-09 -
verilog实现fpu
Verilog implementation fpu
31 2019-06-24 -
Verilog实现示波器
基于Xilinxvivado工具开发。运行平台:DigilentBasys3开发板,运行tcl文件即可完成工程的综合、布线、bit生成。
32 2019-05-13 -
verilog实现DDS
ise+modelsim下仿真实现DDS
35 2019-06-01 -
算术编码C语言实现
利用C语言进行算术编码,并进行数据压缩,程序简单可用
53 2019-05-03 -
JAVA语言实现算术编码
这是我自己做的多媒体课程设计的一个算术编码的实现,包括源代码和课设报告
38 2019-06-21
暂无评论