基于Proteus的数字钟设计及仿真

超级阿甘 28 0 PDF 2018-12-08 02:12:12

基于Proteus的数字钟设计及仿真论文，本文介绍了基于Proteus软件的数字钟设计及仿真方法

推荐下载

verilog 数字钟编程

基于数字电路的课程设计,制作数字钟,需要焊接和相关电路知识

本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示。系统有两个时钟基准,CLK1为1HZ,用来作为计时基准时钟。CLK2为10KHZ,用来作为扫描基准

基于AlteraCycloneIV系列FPGA开发的可设定时间的数字钟,利用开发板板载的数码管以及按键实现时间的显示和设定。

l、能进行正常的时、分、秒计时功能,分别由6个数码显示24小时、60分钟的计数器显示。 2、能利用实验系统上的按钮实现“校时”、“校分”功能； (1)按下“SA”键时,计时器迅速递增,并按24小时循环

能够进行时间温湿度的显示,可以进行闹铃的设定,有整点报时的功能

能够正常走时,可调时,闹钟功能。软件仿真平台maxstart

Verilog语言设计数字钟,具有闹钟,校准,整点报时功能

该程序实现了基本的数字钟的显示功能。并且也实现了基本的清零功能。其他的调时,报时功能只要在程序中添加简单代码即可实现。

基于VHDL的数字钟程序能实现校时校分功能,整点报时功能等

用户评论

请输入评论内容

评分：

暂无评论