一种高性能64位乘法器累加器MAC的设计是本文实现的MAC单元执行中的重要操作很多的数字信号处理DSP
一种高性能64位乘法器累加器MAC的设计是本文实现的.MAC单元执行中的重要操作很多的数字信号处理DSP的应用程序.乘数被设计使用改性的华莱士乘数和加法器通过进位保留加法器
文件列表
一种高性能 64 位乘法器累加器 （MAC） 的设计是本文实现的。MAC 单元 执行中的重要操作 很多的数字信号处理 （DSP） 的应用程序。乘数被设计使用改性的华莱士乘数 和加法器通过进位保留加法器.zip
(预估有个8文件)
files
doc_common.docx
65KB
results_mac1.png
14KB
9. Design of High Performance 64 bit MAC Unit.pdf
1.1MB
y
chapter_4_mac.docx
254KB
Mac_block.png
7KB
final_report.docx
13KB
chapter_1_mac.docx
69KB
chapter_2_mac.docx
256KB
暂无评论