基于Verilog的时钟，带按键去抖、闹铃、报时等功能，内附详细代码解释
Digital clock implementation (verilog version)
用于FPGA的Verilog_时钟
基于verilog的数字时钟设计
六个数码管组成的时钟的简单的verilog代码。
用verilogHDL写的一个时钟，用LCD1602显示本人调试通过，显示时分秒，年月日没得问题
利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载
使用Verilog语言编写的二分频testbench的源代码，可以直接加入仿真软件中进行仿真测试。
此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能
一种基于Verilog的FPGA分频设计
用户评论